AMD: будущее - за модульной архитектурой

Представители AMD рассказали о переходе на новые технологические процессы, о новой архитектуре K8L и о прочих своих планах.

Первого июня компания AMD провела свой традиционный весенний День аналитика, на котором через интернет поделилась с IT-специалистами и финансовыми экспертами своими планами на ближайшее время. Вопреки ожиданиям, представители AMD поведали не только о новой процессорной микроархитектуре, но и о целой массе других чрезвычайно интересных технологиях, над которыми работают в этой компании.

Началось мероприятие с рассказа о планах AMD по развитию технологических процессов. В самое ближайшее время компания планирует окончательно перейти с 200-мм на 300-мм подложки для 0,09-микронной технологии SOI ("кремний на диэлектрике"). Компания намерена перейти на 300-мм пластины перед началом массового производства микросхем по более тонкой 0,065-микронной технологии. Одновременно с наращиванием объёмов выпуска 300-мм подложек будет постепенно сворачиваться производство 200-мм пластин. AMD установила для себя весьма жёсткий график: начало выпуска пластин по 0,065-микронной технологии запланировано примерно на конец 2006-начало 2007 года, по 0,045-микронной - на середину 2008 года, а по 0,032-микронной - примерно на начало 2010 года. При этом использование 0,09-микронного техпроцесса будет полностью прекращено уже к середине 2008 года, а 0,065-микронного - к начале 2010 года.

Стратегия AMD заключается в постоянном улучшении транзисторной технологии в целях обеспечения плавных переходов на более тонкие техпроцессы - иными словами, последнее поколение чипов, выполненных по 0,09-микронной технологии, будет максимально близко к первому поколению микросхем, выпущенных по 0,065-микронной технологии. Благодаря такому подходу максимально упрощается переход на использование иных технологических процессов.

После рассказа о технологических планах, представители AMD поделились информацией о новых перспективных архитектурах.

Прежде всего, в AMD подтвердили свои намерения продвигать на рвнке мультимедийную технологию Live!, которая является если не клоном, то функциональным аналогом интеловской VIIV. Более того, эту технологию или платформу, скорее, стоит называть описанием комплектующих, из которых должен быть собран компьютер, претендующий на звание мультимедийного центра. Насколько удачной будет рыночная судьба таких платформ, пока сказать сложно.

Одним из козырей AMD, которым она намеревается побить готовящиеся к выпуску двуядерные процессоры Intel Core 2 Duo, является новейшая платформа, получившая "внедорожное" название 4х4. Суть этой платформы класса hi-end заключается в установке на материнскую плату с двумя процессорными разъёмами двух двуядерных процессоров. Чипы и набор материнской логики при этом объединит фирменная шина HyperTransport. Такие платы будут поддерживать процессоры для Socket AM2, обычную (небуферизованную) оперативную память и технологию виртуализации (кодовое название Pacifica).

Судя по описанию, эта платформа, как настоящий "джип", обещает быть громоздкой, шумной и прожорливой, но это вовсе не означает, что она не имеет права на жизнь, тем более что появиться она должна уже во второй половине текущего года.

В будущем AMD рассчитывает замахнуться и на масштабированную версию этой платформы, в которой будет использоваться уже четыре процессора. Более того, по словам исполнительного директора AMD Генри Ричардса, с четырьмя процессорами будут соседствовать четыре графических ускорителя, четыре жёстких диска и четыре гигабайта оперативной памяти. А потом, по мнению руководства AMD, придёт уже эра четырёх- и восьмиядерных процессоров.

Проблема заключается в одном: пока лишь ничтожная доля самых популярных пользовательских приложений оптимизирована под многоядерные системы, а большая часть программ просто не позволяет использовать их преимущества, и в некоторых случаях даже снижает скорость работы. Поэтому одной из главной задач, которую как AMD, так и Intel ставят перед разработчиками ПО - это по возможности скорейшее обеспечение поддержки многоядерных конфигураций.

Следующая технология, которая должна заинтересовать гораздо большее число потенциальных покупателей - это Torrenza. По сути, с презентацией этой открытой архитектуры AMD начинает новый этап своей деятельности. Смысл этой технологии заключается в открытом лицензировании шины HyperTransport, что означает возможность для сторонних компаний разрабатывать полностью совместимые с процессорами AMD через стандартные интерфейсы HTX.

Одним из предложенных применений Torrenza является может явиться возврат на рынок так называемых сопроцессоров, которые благодаря минимальной латентности, обеспечиваемой прямым подключением к системной шине, способны существенно расширить возможности системы и повысить её общую производительность в каких-либо конкретных применениях. Наконец, поскольку речь идёт всё о той же стандартной шине, такие сопроцессоры (математические, физические и прочие), разработанные третьими фирмами, могут быть даже интегрированы в сами центральные процессоры. Доработанная архитектура шины HyperTransport предусматривает использование множества сопроцессоров - на приведённой схеме они выделены бордовым цветом и названы "ускорителями". Тем самым, Torrenza предполагает, что AMD намерена развивать модульную архитектуру своих платформ.

Наконец, самым ожидаемым для подавляющего большинства участников мероприятия, стал рассказ о новой процессорной архитектуре K8L.

Первые процессоры с архитектурой K8L будут выпускаться по разработанной совместно с IBM 0,065-микронной технологии SOI ("кремний на диэлектрике") на фабриках AMD в немецком городе Дрездене. Как и при разработке перспективной архитектуры платформы в целом, при создании архитектуры процессора был применён расширенный модульный подход, нацеленный на потенциальное увеличение числа ядер. Инженеры чётко определили, через какие интерфейсы связываются с собою конкретные модули процессора, что в будущем предоставит большую гибкость в их комбинировании. Проще говоря, для того чтобы добавить ещё одно ядро, какой-либо сопроцессор или поставить другой контроллер оперативной памяти не потребуется больше полностью пересматривать конструкцию всего процессора.

Среди архитектурных инноваций можно назвать появление общей кэш-памяти третьего уровня L3, первоначальный объём который составит 2 Мб. Как отмечают в AMD, память L3 позволит оптимизировать чередование обращений к различным интегрированным контроллерам памяти (node interleaving) в многопроцессорных конфигурациях, а также в многопоточных приложениях с обработкой общих данных. Каких-либо подробностей об организации L3 AMD пока не сообщает.

На следующем слайде изображено вычислительное ядро процессора с архитектурой K8L. На схеме видно, что за один такт ядро сможет выполнять 2х128-бит операций с плавающей запятой за один такт, а это означает, что двуядерный чип сможет выполнять сразу четыре инструкции удвоенной точности с плавающей запятой, чем процессоры с архитектурой K8, поддерживающие выполнение или 1х128, или 2х64-бит инструкции за такт.

В мобильных двуядерных процессорах с архитектурой K8L будет реализована доработанная технология энергосбережения, при которой в случае простоя будет не просто отключаться одно из ядер, но и полностью обесточиваться незадействованные шины HyperTransport.

В процессорах K8L сохранятся три блока логики и арифметики (ALU) и три блока генерации адресов (AGU), присутствующие в чипах K8. По мнению инженеров AMD, за счёт реорганизации кэш-памяти и способности распределять нагрузку между ядрами, такая архитектура вполне сможет конкурировать с процессорами Intel Core 2 Duo (кодовое название Сonroe). Скорее всего, не всё так просто и в арсенале AMD есть ещё какие-то технологии, позволяющие существенно повысить производительность, но пока о них ничего достоверно не известно.

В заключение приведём официальные планы AMD по реализации новых технологий в серверных и настольных процессорах - полагаем, что комментарии к этим двум слайдам не требуются (для увеличения щёлкните по изображениям мышью):