Архивы: по дате | по разделам | по авторам

Новые шины. Часть 4. Новые технологии («четыре кита») Rambus. XDR DRAM

автор : Александр Дудкин 30.06.2004

Компания Rambus вознамерилась вновь завоевать рынок системной памяти. И для этого у нее есть действительно интересные продукты и технологии: XDR DRAM, RaSer и шина Redwood.

Читайте в других статьях этого цикла:
• Новые шины. Часть 1. PCI Express — общая концепция и возможности.
• Новые шины. Часть 2. PCI Express на практике — что нас ожидает?
• Новые шины. Часть 3. Шина HyperTransport — альтернативы нет?

Компания Rambus — одна из наиболее скандальных на IT-рынке. Свою широкую известность она завоевала даже не столько своими технологическими достижениями (хотя их тоже немало), столько тем, каким образом она «проталкивала» свои продукты на рынок и пыталась зарабатывать огромные деньги на своих патентах — порой, не всегда честными путями.¹ Еще пару лет назад Rambus была «на коне» со своей памятью Direct RDRAM — в частности, благодаря поддержке со стороны корпорации Intel, производившей чипсеты для RDRAM, и компании Samsung, выпускавшей более 80% всей памяти RDRAM. Одно время персональные компьютеры и недорогие рабочие станции на базе чипсета Intel 850(E) и DRDRAM вполне заслуженно считались самой быстрой платформой для процессоров Intel Pentium 4.² Однако стремительное наступление более дешевой DDR SDRAM и появление двухканальный чипсетов для нее (например, Intel E7205 и 875P/865PE, а также SiS655), позволявших добиться схожей или даже чуть более высокой производительности системы при меньшей цене, а также отказ Intel от разработок новых чипсетов для RDRAM поставили крест на дальнейшем присутствии RDRAM на рынке ПК, серверов и рабочих станций. Подробнее об этом можно почитать в наших прошлогодних публикациях на www.terralab.ru/system.

И хотя на данный момент Rambus уже фактически полностью потеряла рынок памяти для ПК, в ее активах пока остается память для сетевых коммуникаторов, игровых приставок, телевидения высокой четкости (HDTV) и ряда спецприменений, где преимущества RDRAM над конкурирующими решениями очевидны.

Использование DDR и RDRAM в качестве быстрой памяти в декодерах HDTV.

Более того, компания не думает сдаваться и намерена в скором времени вернуться на рынок ПК и даже расширить свой бизнес на другие области IT-рынка при помощи своих новых разработок. Тем более что новейшие разработки Rambus рассматриваются некоторыми аналитиками как своеобразный технологический прорыв, принципиально новый шаг в сравнении с «традиционными» стандартами DDR/DDR2/DDR3 SDRAM, о чем свидетельствует немалый интерес к «постоянному» стенду Rambus на Intel Developer Форумах. И на данный момент эти новации Rambus уже получили поддержку со стороны некоторых крупнейших игроков IT-рынка. Об этом мы и поговорим в данной статье.

Итак, сегодняшняя концепция благополучия и дальнейшего процветания компании Rambus зиждется на четырех китах:
• новая память Rambus XDR DRAM,
• прежняя усовершенствованная память Direct RDRAM,
• высокоскоростной последовательный интерфейс RaSer,
• самая быстрая в индустрии параллельная шина Redwood.

Все они находятся на переднем крае современных технологических достижений отрасли и стараются сочетать в себе как высочайшую скорость работы, так и экономическую эффективность (читай — низкую стоимость) практической реализации. Более того, эти технологии находятся в русле новейших тенденций развития систем передачи данных, поскольку в их основе лежат высокочастотные последовательные шины, сходные с модными нынче PCI Express, HyperTransport и SerialATA/SAS (о которых мы рассказываем в других обзорах данного цикла, посвященного переходу от параллельных к последовательным технологиям передачи). Однако Rambus привносит и новую струю в «последовательную» концепцию, поскольку, кроме всего прочего, впервые предлагает применить последовательный интерфейс для работы системной памяти, обеспечивая при этом скорость, заметно превосходящую существующие на данный момент параллельные решения шин памяти (включая двухканальную DDR2 SDRAM).

XDR — память будущего

Сейчас доля Rambus на рынке памяти очень мала, однако компания не унывает и продолжает совершенствовать существующие стандарты Direct RDRAM (об этом ниже), а также разрабатывать новую технологию памяти, которая скоро должна найти применение в графических станциях, игровых приставках и сетевых устройств, а через несколько лет — возможно и в персональных компьютерах.

Создание новой технологии под кодовым именем Yellowstone началось еще в 2001 году, когда дела у Rambus были не так уж плохи. Представлена она была на осеннем RDF 2001 (Rambus Developer Forum). Вскоре после того, как отношения Intel и Rambus окончательно испортились (в конце 2002 года Intel отказалась от дальнейшего развития систем с RDRAM, переориентировавшись на DDR SDRAM), компания вплотную занялась именно этой технологией. Yellowstone должна была стать новым сигнальным интерфейсом для контроллеров памяти и других высокоскоростных компонентов системы. Вместе с разработкой новых интерфейсов изменилась и схема лицензирования: теперь партнеры не должны платить за каждый чип памяти, произведенный по этой технологии, а стоимость общих лицензий значительно снизилась. Это и привлекло некоторых старых партнеров Rambus, таких как Elpida³, Samsung, Sony и Toshiba. Вскоре после подписания между ними контрактов технология Yellowstone была переименована в XDR DRAM. Это название, с одной стороны, как бы наследует традиции DRDRAM (добавлена лишь буква X впереди), но с другой — открещивается от него, расшифровываясь как eXtreme Data Rate DRAM (в противоположность Direct Rambus DRAM). Своеобразная «Extreme Edition» среди памяти.

512-мегабитная XDR DRAM от Toshiba.

Мировая премьера XDR DRAM (первая публичная демонстрация работающей системы с памятью XDR от Toshiba, см. фото) состоялась не так давно — 17 февраля 2004 года на стенде Rambus в рамках проходившего в Сан-Франциско Форума Intel для разработчиков (IDF, см. www.terralab.ru/system/32360/page3.html) и привлекла большое внимание посетителей-специалистов. Чем же Rambus вновь смогла привлечь партнеров?

Работа над XDR DRAM ведется по двум направлениям: создание новых высокоскоростных интерфейсов памяти и создание новых типов памяти. На самом деле, сами ячейки памяти у микросхем XDR практически такие же, как у DDR SDRAM и производятся по той же самой КМОП-технологии. Более того, новая интерфейсная часть спроектирована таким образом, чтобы ее можно было изготовить на одном кристалле с памятью по тому же самому стандартному техпроцессу. Основная разница заключается в структуре применяемых интерфейсов и логике сопряжения с ними массива ячеек памяти. Новый тип памяти (точнее — интерфейса памяти) использует новую сигнальную технику, что позволяет передавать данные с частотой от 3,2 до 6,4 ГГц! Новомодные последовательные шины PCI Express (2,5 ГГц), HyperTransport (0,8–1,4 ГГц) и Serial ATA (1,5–3,0 ГГц) отдыхают… Соответственно, ожидается, что новый «параллельно-последовательный» интерфейс (несколько одновременно работающих последовательных шин) для начала позволит передавать от 6,4 до 12,8 Гбайт данных в секунду, а в будущем эту производительность можно будет увеличить до 25–50 Гбайт/с и даже до 100 Гбайт/с в перспективе. Кроме того, эта технология отличается высокой производительностью при относительно низкой конечной стоимости — малом количестве сигнальных линий, выводов микросхем и самих микросхем и простоте разводки трасс на платах. В частности, модули XDR допускают применение всего четырехслойных печатных плат (даже DDR DIMM требуют шестислойных плат) и недорогой корпусировки.

Но прежде, чем погрузиться в тонкости устройства XDR, необходимо ознакомиться с двумя другими технологиями, предлагаемыми сейчас Rambus — шинами RaSer и Redwood. Ведь именно они, в виде частных реализаций, являются компонентами интерфейса XDR. Читать дальше >>>

1. Подробнее см., например, www.terralab.ru/system/24864 и www.terralab.ru/system/25220. [вернуться]

2. См., например, www.terralab.ru/system/22900, журнал «Компьютерра» #475 и #477 и ряд более ранних публикаций на www.terralab.ru/system. [вернуться]

3. Компания Elpida Memoty, Inc. (www.elpida.com) была основана в декабре 1999 года двумя японскими полупроводниковыми гигантами — NEC и Hitachi, и сейчас является одним из ведущих японских производителей памяти DRAM. [вернуться]

RaSer

В общем виде технология RaSer (Rambus Serializer/Deserializer) — это высокопроизводительный интерфейс ввода/вывода с использованием высокочастотных последовательных шин. Исходно он предназначался для так называемых Backplane Applications — интерфейсов, присутствующих на «задней панели» корпусов компьютеров: сетевых и телекоммуникаций, «свитчей», устройств хранения данных, модульных серверов, блэйдов и пр., то есть, в основном, внешних соединений между различными платами внутри одного модуля (стойки), см. www.rambus.com/products/raser/backplanesolutions.

RaSer ориентирован прежде всего на backplane-применения.

Соответственно, в RaSer были приняты специальные меры для устойчивости к высоким искажениям сигнала и подключению многих устройств — именно этим технология от Rambus выгодно отличается от других подобных интерфейсов. Она способна заметно увеличить скорость передачи данных через маршрутизаторы глобальных сетей, а также через интерфейсы Fiber Channel, Gigabit Ethernet и InfiniBand.

Использование RaSer для каналов Ethernet.

Однако технологию RaSer можно использовать для организации связи не только между отдельными платами, но и между микросхемами на одной плате. В частности, уже имеются реализации интерфейсов PCI Express и SerialATA при помощи технологии RaSer, см. таблицу 1.

Использование RaSer для шин PCI Express.

Таблица 1. Реализация различных интерфейсов при помощи ячеек RaSer в настоящем и будущем в рамках трех основных техпроцессов производства микросхем
Применение	0,18 мкм	0,13 мкм	90 нм
Serial Backplane (1–4 Гбит/с)	есть	есть	2004
Serial Backplane (1–10 Гбит/с)		есть	2005
Gigabit Ethernet		есть	2004
10G Ethernet XAUI	есть	есть	2004
PCI Express	есть	есть	2004
Fibre Channel (1/2/4 Гбит/с)		2004	2005
SATA (1,5/3 Гбит/с)		2005	2005
InfiniBand	есть	есть
Serial RapidIO		есть

Основой технологии является RaSer Cell — ячейка интерфейса RaSer (под «ячейкой» в данном случае понимается функциональный элемент, часть кристалла микросхемы). Ячейка содержит все необходимые блоки для полнодуплексной передачи и приема данных по одной последовательной шине (линии связи точка-точка, см. блок-схему).

Схема ячейки RaSer.

Ячейка RaSer позиционируется как стандартный элемент (блок) специализированных микросхем класса ASIC и ASSP, причем Rambus предоставляет готовые компактные схемотехнические и топологические решения для различных вариантов реализации этих ячеек в кремнии — например, по стандартным КМОП-техпроцессам фабрик UMC и TSMC. Это могут быть как отдельные чипы, так и фрагменты больших контроллеров.

Фрагмент кристалла с ячейкой RaSer и диапазоны скорости передачи данных методами 2-PAM и 4-PAM.

Подчеркнем, что Rambus занимается разработкой именно физического слоя (PHY) внедряемых компонентов и сама технология RaSer — это физический интерфейс, а не логический. Поэтому RaSer совместим с очень многими существующими и будущими технологиями последовательной передачи данных (примеры — в таблице 1). К примеру, RaSer PCI Express — это уже готовый интерфейс физического слоя для внедрения в шину PCI Express, которую активно продвигает Intel. Он поддерживает слои PMA и PCS стека PCI Express (см. www.rambus.com/products/raser/pciexpress), потребляет всего 80 милливатт на линию (при 0,13-микронном техпроцессе) и идеально интегрируется в соответствующие узлы северного и южного мостов чипсета, а также в периферийные устройства с шиной PCI Express (см. блок-схему 2). Есть также реализации 10-гигабитного Ethernet и шины Serial RapidIO при помощи RaSer (см. www.rambus.com/products/raser/ethernetapplications).

Ячейки RaSer бывают двух типов — собственно RaSer и более совершенная RaSer X. Первая способна передавать данные со скоростью от 0,5 до 3,2 (4) Гбит/с, поддерживает объединение до 64 ячеек на одном кристалле контроллера ASIC и позволяет гибко менять рабочие параметры (уровни напряжений, частоту и др.). Она имеет 8-, 10-, 16- или 20-битный параллельный интерфейс для сопряжения с внутренними регистрами кристалла контроллера, независимую систему распознавания поступающих данных для каждого канала, низкий джиттер у передатчика и приемника. Улучшенная ячейка RaSer X может передавать данные со скоростью от 1 до 10 Гбит/с, 16-, 20- и 40-битный параллельный интерфейс для сопряжения с внутренними регистрами, высокочувствительные приемники, калибруемые резистивные терминаторы на чипе, программируемые характеристики соединения, улучшенную автоматическую систему выравнивания уровней (equalization) и подавления переотражений сигнала.

Принцип действия выравнивателя сигнала передатчика (equalizer).

Передача сигнала по линии без использования выравнивания.

Передача сигнала по линии с применением выравнивания в ячейках RaSer.

Эта ячейка может работать в двух режимах — гибкой legacy-моде, совместимой со всеми существующими стандартами подобных подключений, включая XAUI, STS-48 и гигабитный Ethernet, и в высокоскоростном режиме со скоростью до 10 Гбит/с и поддержкой передачи данных в форматах NRZ или 4-PAM.

Пояснение принципа передачи данных 4-PAM: в отличие от общепринятой двоичной системы передачи (уровни 0 и 1) здесь используются 4 уровня сигнала для передачи двух бит, и каждый уровень сигнала имеет двухбитную величину (00, 01, 10, 11). Соответственно, скорость передачи дуваивается.

В настоящее время существуют одно-, двух- и четырехканальные конфигурации ячеек RaSer. Четырехканальная конфигурация обеспечивает пересылку информации со скоростью до 12,5 Гбит/с в каждом направлении (что заметно больше, чем у HyperTransport и, тем более, PCI Express).

Передача сигнала без использования технолгии RaSer X (вверху) и с ее использованием в режимах 2-PAM (в центре) и 4-PAM (внизу).

Rambus выдала уже несколько десятков лицензий на использование технологии RaSer, и среди получивших лицензии, например, — Intel, Internet Machines, Banderacom, eSilicon Corp., PLX Technology, Synopsys и TranSwitch. Недавно были продемонстрированы ячейки RaSer, изготовленные по 90-нанометровой технологиии и потребляющие всего 71 мВт на полнодуплексный канал при скорости 3,2 Гбит/с.

Платы для демонстрации функционирования линков RaSer.

Redwood

Технология Redwood — это тоже в частном виде одна из компонентов памяти XDR, а именно — высокопроизводительная параллельная шина (интерфейс) передачи данных. Причем, тоже только физический (PHY), а не логический уровень. Но она пригодна не только для памяти XDR: в общем виде эта шина может быть интегрирована в процессоры и чипсеты (как системная шина и для связи северного и южного моста), а также в другие чипы — например, сетевые коммуникаторы (роутеры, свитчи), игровые консоли, телевизоры высокой четкости (HTDV). На данный момент это самая высокопроизводительная параллельная шина в индустрии.

Воможные применения шины Redwood.

Шина Redwood работает с частотой от 400 до 6400 МГц. Физически параллельная шина состоит из нескольких «независимых» дифференциальных сигнальных пар с последовательной передачей данных (подобных тем, что используются в RaSer), работающих с использованием уровней стандарта DRSL (Differential Rambus Signaling Level, см. ниже). Эта шина совместима с другими дифференциальными низковольтными шинами LVDS (Low Voltage Differential Signaling) — такими как HyperTransport, RapidIO или SDI-4.

Redwood DRSL и LVDS.

Три ключевые компоненты технологии Redwood — это FlexPhase, Variable Date Rate (VDR) и DRSL с LVDS. FlexPhase — это технология калибровки таймингов и динамической подстройки рабочих токов и активных терминаторов линий шины. Она обеспечивает точное побитовое согласование сигналов данных и опорной частоты на чипе, устраняет необходимость подгонки длин проводников шины на печатной плате и позволяет достичь очень высокой скорости передачи данных за счет точной синхронизации сигнала и снизить латентность.

Технология выравнивания фаз сигналов FlexPhase шины Redwood позволяет упростить дизайн печатных плат.

В результате уменьшения числа слоев печатной платы и сокращения общей длины разводки и числа контактов FlexPhase снижает себестоимость конечной продукции, в том числе и материнских плат. Технология DRSL, применяемая и в XDR DRAM, здесь унифицирована с целью совместимости с другими низковольтными дифференциальными шинами (LVDS, см. также рисунок ниже). Это позволяет значительно снизить напряжение питания и потребляемую мощность, уменьшить электромагнитную интерференцию и повысить масштабируемость по частоте.

Использование технологии переменной скорости передачи данных (VDR) позволяет адаптировать шину для других стандартов с передачей данных от одного до десяти раз за такт опорной частоты (она равна от 400 до 800 МГц), то есть частота передачи данных может варьироваться в диапазоне от 400 МГц до 6,4 ГГц.

Технология Variable Data Rate (VDR) Operation шины Redwood.

Если умножить это на количество параллельных линий шины Redwood (видимо, 4, 8, 16 или 32), получим величину, на порядок превышающую пропускную способность современных процессорных шин!

В то время как последовательный интерфейс RaSer предназначен для длинных (до 1,2 метра) соединений между платами и устойчив к высоким искажениям сигнала и подключению многих устройств, Redwood оптимизирован для быстрых параллельных соединений на короткое расстояние (до 38 см) в пределах одной печатной платы, обеспечивая при этом меньшую латентность и потребляемую мощность, чем традиционные последовательные (и тем более — параллельные) шины. Впрочем, Redwood и RaSer вполне можно использовать вместе в одном устройстве и Rambus готова работать с клиентами по отдельным заказам, реализуя необходимое количество интерфейсов. В начале 2003 года Redwood был лицензирован компаниями Sony и Toshiba. По всей видимости, этот интерфейс будет применен в разрабатывающемся IBM, Sony и Toshiba процессоре Cell (кодовое название процессора для Playstation 3). Читать дальше >>>

XDR Interconnect

Теперь самое время перейти к знакомству с собственно памятью XDR. Архитектура XDR (см. также www.rambus.com/products/xdr/arch_overview.cfm) содержит пять основных компонентов:
• контроллер памяти (XMC),
• контроллер шины ввода-вывода (XIO),
• тактовый генератор системы (XCG),
• шина XDR Interconnect и
• память DRAM.

Главный элемент новой памяти — шина XDR Interconnect, которая соединяет контроллер (чипсет) и модули памяти. Именно на эту шину приходится большинство нововведений, заявленных еще в Yellowstone. Шина XDR состоит из двух каналов данных (DQ) по 16 бит, каждый из которых поддерживает по два устройства (кристалла) XDR DRAM (см. рисунок).

Топология системы с двумя модулями XDR.

Линии канала — это двунаправленные дифференциальные последовательные шины «точка-точка» - частный случай интерфейсов RaSer и Redwood (см. рис.).⁴

Шина XDR Interconnect.

Эта 32-битная параллельная шина данных на данный момент имеет пропускную способность до 12,8 Гбайт/с (частота последовательной передачи данных — 3,2 ГГц), которая в перспективе может быть увеличена до 25 Гбайт/с (6,4 ГГц на линию).

Чипсет (ASIC) содержит собственно контроллер памяти (XMC)⁵ и контроллер шины ввода-вывода (XIO), см. рисунок ниже и блок-схему выше.

Ячейка ввода-вывода XDR (I/O cell).

Такая структура несколько сложнее традиционной (для параллельной шины памяти SDRAM) поскольку XIO представляет собой набор решений для реализации физического интерфейса, который транслирует преобразует параллельные данные от XMC в последовательные и преобразует CMOS-уровни в команды и уровни RSL/DRSL (см. ниже) и наоборот. XIO, в частности, содержит набор ячеек RaSer для организации параллельного массива последовательных шин (шина Redwood). Один 32-битный интерфейс XIO требует около 130 ножек чипсета.

Кристалл чипсета (ASIC) может содержать до двух контроллеров памяти (XMC), то есть поддерживать одновременно две шины Interconnect с двумя каналами каждая, что обеспечивает пропускную способность до 25 Гбайт/с на частоте 3,2 ГГц (и до 50 Гбайт/с на 6,4 ГГц). В перспективе Rambus планирует создать 128-разрядную шину XDR Interconnect.

Схема использования контроллера и памяти XDR DRAM
(четыре канала, две шины XDR Interconnect) и сигналы внутренних и внешних шин.

Основой XDR Interconnect стали четыре технологии, которые уже не первый год у нас на слуху. Прежде всего, это технология ODR (Octal Data Rate), которая позволяет передавать восемь бит данных за такт (см. рисунок),

Octal Data Rate — это передача 8 бит за один такт опорной частоты.

то есть при частоте синхронизации 400 МГц (от специального внешнего тактового генератора XCG⁶) частота передачи данных составит 3,2 ГГц.

Схема внутренних и внешних сигналов для технологии Octal Data Rate в XDR.

Шина запросов RQ передает сигналы по обоим фронтам тактового импульса CTM, то есть с частотой 800 МГц. Внутренняя тактовая частота XIO равна учетверенной CFM (1,6 ГГц) и по шине DQ данные передаются как по фронту, так и по спаду импульсов этой частоты, то есть восемь раз за такт CFM.

Еще одна интересная технология, которую использует эта шина, — DRSL (Differential Rambus Signaling Levels), пришедшая на смену RSL и QRSL.

Уровни сигналов в технологии DRSL и предыдущих.

Новый сигнальный протокол позволяет эффективно разделять логические уровни, используя при этом очень низкое напряжение. Разность потенциалов между логическими уровнями здесь всего 200 мВ (от 1,0 до 1,2 В), а не 800, как в DRDRAM. Главное, для чего используется DRSL — создание двунаправленного сигнала точка-точка.

Схема двунаправленной передачи по линии DRSL.

Поскольку амплитуда сигнала здесь меньше и сигнал специально оптимизируется для снижения производной тока по времени, то ниже его энергопотребление и наводки на соседние линии при большей частоте. Для синхронизации командных сигналов и адресных линий используется прежний RSL с открытым стоком (перепад уровней 0,9 вольт, частота 800 МГц, см. рисунок выше). Этот сигнальный интерфейс позволяет подключать одновременно до 36 устройств, но длина всех линий от контроллера до последнего чипа памяти должна быть согласована.

Третья компонента технологии XDR Interconnect называется FlexPhase. Схемы FlexPhase в составе каждой из ячеек RaSer контроллера XIO выполняют автоподстройку фаз (латентность) сигналов данных индивидуально для каждой линии параллельной шины с точностью 2,5 пикосекунд, чтобы обеспечить синхронность поступления всего слова данных (в обоих направлениях) вне зависимости от длины каждой из линий на плате.⁷

FlexPhase устраняет необходимость подгонки проводников на плате.

Поскольку FlexPhase использует встроенный тактовый генератор, то задержек возникать не должно (по крайней мере, так обещает Rambus). Главный плюс этой технологии в том, что теперь нет необходимости делать все дорожки строго одинаковой длины для точной синхронизации чипов памяти. А это очень кропотливая и дорогостоящая работа при разводке материнской платы. В целом, этот комплекс мер должен упростить разработку плат и удешевить сами модули памяти, особенно учитывая их производство по 0,13-микронной технологии.

Ну и последняя технология этого квартета называется Dynamic Point-to-point Technology (DPP). Она позволяет использовать как один, так и несколько модулей памяти - так называемых XDIMM — для расширения ее объема при сохранении той же разрядности шины. Так, если у вас установлен один 32-битный модуль, то ему доступны все 32 бита обоих каналов. При расширении объема памяти вторым или третьим модулем 32-битная шина автоматически реконфигурируется так, чтобы выделить каждому модулю по 16 бит (каждому по каналу).

Что касается самих микросхем DRAM, то они тоже усовершенствованы: теперь они имеют восемь банков против четырех у RDRAM, упакованы в CSP-корпуса и имеют традиционную 16-битную внешнюю шину. Между каждыми четырьмя банками возможен interleave, а латентность снизилась до 1,25-3,3 нс.⁸

Диаграммы сигналов при чтении и записи XDR.

Напряжение питания уменьшено до 1,8 В, а ширина шины данных чипов сможет варьироваться от 2 до 32 бит. Память будет выпускаться чипами от 256 Мбит до 8 Гбит. Чипы будут монтироваться на 4-слойные печатные платы, что служит очередным несомненным плюсом XDR. Первые модули XDIMM (в частности, для системной памяти компьютеров) будут иметь ширину 32 бита и полосу пропускания от 9,6 до 16 Гбайт/с. При их парном использовании скорость соответственно возрастет).

Rambus предлагает использовать новую память в нескольких альтернативных вариантах. Первый — это традиционная архитектура ПК, когда память подключается через северный мост чипсета. В таком случае для подключения к 72-разрядной (с ЕСС) системной шине следует использовать 36-битные XDIMM-модули (а для 64-разрядной — 32-битные). Доступен максимальный объем памяти 4,6 Гбайт при использовании 512-мегабитных микросхем. Второй способ, предназначенный для использования в рабочих станциях и серверах, подразумевает подключение модулей через XDR-буферы. В таком случае можно использовать до 72 модулей. Ну и третий способ «в духе AMD» позволяет подключать память напрямую к процессору. Это дает огромное преимущество перед памятью DDR2. Ведь при использовании 64-разряных XDR IO пропускная способность интерфейса возрастает до 50 Гбайт/с, а при использовании 128-битного — до 100 Гбайт/с. Только вот кто отважится на создание подобных систем — Rambus предлагает только концепцию… В целом же XDR обладает большой гибкостью использования — ее можно применять как для компактных систем с узкими шинами (типа HDTV и сетевых коммуникаторов), так и для широких ультрапроизводительных типа графических контроллеров и игровых приставок. Читать дальше >>>

4. Кроме этих двух двунаправленных каналов передачи данных шина XDR включает еще 17 адресных и служебных линий, которые являются общими для всех кристаллов памяти и терминируется на последнем из них: 12 линий шины адреса и команд (RQ), дифференциальная пара для тактового сигнала (CFM/CFMN) и четыре управляющих сигнала (RST, SCK, CMD и SRD), рисунок 5. [вернуться]

5. Rambus предлагает общий реконфигурируемый проект этого контроллера, но производители могут использовать и собственный дизайн. [вернуться]

6. XCG генерирует две дифференциальные пары тактовых сигналов (CFM/CFMN) с низким шумом и джиттером для контроллера и чипов памяти XDR. Производство таких микросхем уже освоено компаниями Integrated Circuit Systems и Cypress Semiconductor Corp. Контроллер памяти и каждый чип памяти генерируют свои внутренние тактовые сигналы, исходя из CFM, а сигнал CFM используют для работы только шины RQ (адрес и команды), причем шина RQ является «параллельной» по отношению к сигналу CFM, то есть жестко синхронизируется по нему. [вернуться]

7. Для шины XDR используется мезохронный протокол передачи, означающий, что передача всех данных осуществляется в определенной (фиксированной), но условной по отношению к тактовому сигналу фазе. [вернуться]

8. Судя по временным диаграммам циклов чтения и записи памяти XDR, приводимым Rambus, полная латентность XDR при записи (tCWD) составляет 3 периода тактовой частоты CFM, а при чтении (tCAC) — вдвое больше. При CFM=400 МГц это означает 7,5 нс и 15 нс соответственно! Что отнюдь не меньше, чем у лучших представителей нынешних типов памяти, см. www.terralab.ru/system/25220. Например, у DDR400 с CL=2 это 10 нс. [вернуться]

Новая старая DRDRAM

И напоследок кратко коснемся будущего Direct RDRAM. Как ни странно, Rambus не думает бросать свой традиционный тип памяти на произвол судьбы и продолжает ее совершенствовать. На данный момент компании выпускают и планируют продолжать выпускать 16-, 32- и 64-битные модули DRDRAM, причем наиболее перспективными являются 32-битные (двухканальные) RIMM4800/5300/6400 на 256- и 512-мегабитных микросхемах и 64-битные (4-канальные) RIMM6400 и RIMM8500 c частотой 800 и 1066 МГц соответственно (они имеют по 326 выводов).

32-битный модуль RIMM.

64-битный модуль RIMM.

Контроллеры, разработанные для 16-битных модулей, могут успешно работать с 32-биными модулями, но не с 64-битными. Ближайшие перспективы DRDRAM таковы: во второй половине 2004 года компания предполагает представить 256 и 512-мегабитные чипы, работающие с результирующей частотой 1600 МГц. Тогда же появятся 64-битные модули RIMM9600 с тактовой частотой 1200 МГц и пропускной способностью до 9,6 Гбайт/с на 4 канала, интегрированные в один модуль.

Планы развития технологии RDRAM.

Вскоре после полного провала чипсета SiS R658 (см. www.terralab.ru/system/24864) для памяти RIMM4800 (32-битные модули PC1200) был объявлен чипсет SiS R659 со встроенными кэш-памятью и предсказателем обращений. Он стал результатом совместной работы SiS, Samsung, Asustek и Rambus. Чипсет поддерживает четырехканальную память типа RDRAM, работающую на частоте 1200 МГц, что позволяет достичь максимальной пропускной способности памяти в 9,6 Гбайт/с при использовании 16-битных модулей, а с модулями PC1333 эта величина возрастет аж до 10,67 Гбайт/с, что почти вдвое превышает пропускную способность двухканальной DDR400 при сопоставимой латентности. Кстати, максимальный объем памяти, поддерживаемый новым чипсетом, составляет 16 Гбайт, что уже некая заявка на профессиональный рынок.

Плата ASUS P4S13G на чипсете SiS R659 с четырьмя каналами RDRAM.

К сожалению, плата ASUS P4S13G на этом чипсете до сих пор отсутствует на рынке (а по некоторой информации ASUS вообще заморозила этот проект), хотя если бы она смогла обеспечить хотя бы 10-процентный прирост быстродействия по сравнению с платами на чипсете Intel 875P, то имела бы определенные шансы на рыночный успех и возрождение популярности RDRAM в узком сегменте высокостоимостных ПК и некоторых рабочих станций.

Большие надежды

Первой лицензию на технологию памяти XDR (тогда еще Yellowstone) получил давний союзник Rambus — компания Toshiba. Затем, в марте 2003 года этому примеру последовала Elpida. А позже и Sony объявила о том, что в Sony Playstation 3 будет использоваться память XDR и шина Redwood (как DRDRAM используется в PS2). В декабре 2003 года Toshiba представила первые опытные чипы памяти XDR, что произошло на квартал раньше, чем планировалось. А 17 февраля 2004 года на стенде Rambus в рамках IDF состоялась мировая премьера и первая публичная демонстрация работающей системы с XDR DRAM. Для этого использовался чипсет (контроллер памяти), разработанный самой Rambus и изготовленный TSMC по 0,13-микронному техпроцессу, а две микросхемы памяти XDR DRAM от Toshiba (см. фото) работали с чипсетом по 32-битному интерфейсу (каждая — по 16-битному).

Первая публичная демонстрация работы XDR.
Память от Toshiba, чипсет от Rambus, частота 3,2 ГГц.

На фото с экрана осциллографа мы запечатлели профили сигналов такой работы в реальном времени — циклы чтения и записи в память. Работа характеризуется очень малой латентностью (даже несмотря на то, что это квазипараллельная шина), заметно меньшей, чем у DDR2 и DDR3, поскольку значительно выше частота. Точное значение латентности также зависит от самих чипов памяти (массива ячеек) и составляет единицы наносекунд. На данный момент производство XDR осваивается компаниями Toshiba, Samsung и Elpida — давними партнерами Rambus. Массовое производство памяти XDR с частотой 3200 МГц должно начаться в первом квартале 2005 года (Toshiba, 0,13-микронный процесс). Чипы с частотой 4 ГГц (производимые по 0,11-микронному техпроцессу) появятся на рынке во второй половине 2005 года, а покорение 6,4 ГГц (90-нм) назначено на 2006 год.

Технология XDR — новый вызов миру IT. В будущей памяти похоже исправлены все ошибки прошлого: большое тепловыделение, сложность проектирования, большая стоимость, большие лицензионные отчисления… Вопрос лишь в том, насколько охотно компании пойдут за Rambus — все же недоверие к ней из-за прошлого краха еще остается. Кроме того, пока неясно, насколько такие сверхбыстрые технологии будут нужны компьютерной индустрии в ближайшем будущем. Ведь рынок всегда выбирает продукт с оптимальным соотношением цена/производительность. Пока XDR DRAM не будет производиться в больших объемах, о завоевании рынка говорить не приходится. Причин, которые могут этому помешать не так уж и много, но с другой стороны нет и того импульса, которые изменит отношение рынка к нововведениям. Конъюнктура рынка может измениться только в случае, если кто-то из серьезных игроков внезапно повернется в сторону Rambus. Например, AMD, у которой, кстати, уже есть очень похожая процессорная шина HyperTransport. Более того, часть индустрии пока что без особого энтузиазма глядит в сторону памяти DDR2 (среди них — и AMD), и поэтому интерес к более прогрессивным и «долгоиграющим» стандартам в лице XDR может оказаться отнюдь не праздным.

На данный момент ясно только то, что Rambus DRDRAM уже никогда не появится на столах пользователей ПК — в попытки, связанные с SiS R659 и 64-битными модулями, уже никто всерьез не верит. А вот насчет XDR в этом отношении у Rambus имеются вполне определенные планы — сперва завоевать графические и рабочие станции, серверы, игровые приставки, HDTV и другие спецприменения, а уже затем, года через два-три (то есть примерно в 2006 году), когда память XDR приживется и подешевеет, а требования к скорости системной шины возрастут, ринуться и на рынок ПК. Сбудутся ли эти большие надежды? Скоро увидим.