Архивы: по дате | по разделам | по авторам

DRAM пристраивается

Архив
автор : АНДРЕЙ ФАТКУЛИН    02.03.1999

   Компания IBM укрепляет собственные позиции "лучшей кремниевой мастерской", собираясь использовать в своем 0,18-мкм технологическом процессе встроенные DRAM-блоки.

   Похоже, Голубому Гиганту удалось совместить быструю логику (задержка на вентиль равна 33 пикосекундам) с компактной ячейкой DRAM, площадь которой - около 0,62 кв. мкм (то есть всего в полтора раза больше обычной ячейки 64-мегабитной DRAM). Быстродействие динамической памяти получилось очень высоким: номинально 9 нс для времени первого чтения и 5 нс для последующего. При этом на частоте шины 200 МГц становится достижима пропускная способность DRAM в 50 Гбайт/с. Объем памяти сдерживается только размерами кристалла. Новая технология, получившая название SA-27E, предполагает шестиуровневую медную разводку и эффективную длину канала транзистора 0,11 мкм.

   Встраиваемая DRAM (ее все чаще называют eDRAM - от embedded DRAM) выступает соперницей SRAM в процессорах, так как она занимает на кремнии в восемь раз меньшую площадь (см. КТ #15 за 1998 год). Например, двухмегабитный блок DRAM занимает 4,6 кв. мм, а SRAM - 35-40 кв. мм. Для больших блоков преимущество в экономии площади становится абсолютно очевидным. 16-мегабитный макроблок занимает 20,8 кв. мм (на рисунке видны блоки eDRAM емкостью 16, 4, 2 и 1 Мбайт).

   Статическая память изготовляется в одном процессе с основной логикой, тогда как в новой технологии IBM наличие DRAM требует проводить пять добавочных процессов фотолитографии для создания емкостей хранения, что, конечно, удорожает процесс изготовления чипа (на 25 процентов). Но, судя по всему, это обстоятельство не сильно пугает заказчиков, среди которых замечен "один крупнейший производитель жестких дисков" (сведения IBM). Разработчики дисковых контроллеров стремятся разместить на чипе 8-16 мегабайт DRAM; проектировщики контроллеров шины Firewire хотят достичь частоты работы в 100 МГц не без помощи eDRAM. Есть клиенты, желающие сделать кэш-память третьего уровня на DRAM для процессора, где ядром выступит ARM или PowerPC.

   Особенно удачно, на взгляд специалистов IBM, у них решился вопрос с проверкой eDRAM. В DRAM-макросе непременно присутствует блок BIST (built-in self-test), позволяющий автономно без помощи специализированного тестера памяти проверить макроблок на предмет дефектов. Поэтому целый чип не потребует обычных DRAM-тестеров - достаточно будет применяемых для проверки процессоров и контроллеров.

   На данный момент чипы, получаемые по технологии SA-27E, проходят испытания на надежность. Исследования продлятся еще около трех месяцев. Примерно в октябре клиенты IBM смогут заказать себе чипы, которые изготовят по новому маршруту на заводе в Барлингтоне.



© ООО "Компьютерра-Онлайн", 1997-2019
При цитировании и использовании любых материалов ссылка на "Компьютерру" обязательна.