Архивы: по дате | по разделам | по авторам

Merced Inside

Архив
автор : Сергей Леонов   20.10.1998

Первая подробная схема физического размещения узлов микропроцессора Merced и комментарии к ней опубликованы "EETimes".

Merced, планируемый к производству в 2000 году, - первый микропроцессор Intel, реализующий архитектуру IA-64 и технологию параллельного исполнения команд EPIC, предполагающую одновременное выполнение команд несколькими функциональными устройствами в каждом такте. Официальные представители Intel отказались комментировать блок-схему процессора, хотя один из менеджеров сообщил, что логика микропроцессора в основном разработана и сейчас тщательно тестируется, а за этим последует работа над электрической схемой и ее размещением на кристалле.

Первое, что бросается в глаза: самым большим модулем процессора является блок вычислений с плавающей точкой (FPU) - он занимает около 10 процентов площади чипа.

Процессор имеет и другие традиционные модули - например, устройство управления памятью и интерфейс памяти. Есть также небольшая зона, обозначенная как ASE (Application Specific Extensions), функции этого модуля неясны, однако можно предположить, что это программируемая логика для реализации дополнительных инструкций в будущем.

Возможно, самой интересной деталью в плане размещения узлов процессора является система тактирования узлов процессора. Одновременная передача тактовых импульсов при большой площади процессора представляет для разработчиков сложную задачу, поскольку задержки в распространении импульсов тактового генератора могут вызывать рассинхронизацию узлов. Существует несколько подходов к решению этой проблемы: например, инженеры DEC используют в процессорах Alpha шину специальной формы, проходящую почти через весь процессор. Разработчики Intel выбрали другой подход - разместили большое число точек распространения тактовых импульсов по всей площади процессора.

По сообщениям Intel, процессор Merced будет исполнять существующие инструкции процессоров X86 на аппаратном уровне. Предположительно, этофункции блока, обозначенного как DXU.

На схеме размещения узлов процессора появилось несколько новых обозначений, не определенных в официальных документах Intel. Компания отказалась комментировать эти обозначения в настоящее время.

Особенностью процессора должно стать одновременное исполнение большого числа инструкций. Некоторые признаки указывают на то, что эти функции возложены на блок исполнения логических команд (LIU - Logical Instruction Unit), столь же большой по занимаемой площади, как и FPU. Большинство окружающих блоков, по всей видимости, предназначены для снабжения LIU командами и данными.

Процессор имеет 128 регистров общего назначения по 64 бита каждый, все из которых доступны программистам; кроме того, множество недоступных внутренних служебных регистров используется самим процессором. 64 однобитовых регистра предсказания ветвления используются для организации логики предсказания ветвления и выполнения команд в порядке, отличном от последовательного. При таком методе работы инструкции ветвления просто удаляются из кода, позволяя процессору одновременно выполнять инструкции, находящиеся как до команды перехода, так и после нее. После определения условия перехода результаты выполнения тех инструкций, которые реально не должны были выполняться, не учитываются. Исполнение команд в последовательности, отличной от исходной, позволяет исключить простои шины оперативной памяти при выполнении участка кода между инструкциями ветвления. Это достигается путем переноса инструкций, требующих обращения к памяти, вперед. Таким образом формируется очередь запросов настолько рано, насколько возможно.

В довершение процессор имеет набор регистров для мониторинга производительности. Эти регистры содержат значения различных аппаратных счетчиков, например, числа выполненных инструкций за секунду или непопаданий в кэш при обращении к памяти. Содержимое этих регистров может отслеживаться в реальном времени без ухудшения производительности и без влияния на исполнение программного кода.

В соответствии с официальной информацией Intel, набор команд процессора Merced будет опубликован в начале 2000 года. - С.Лео.

© ООО "Компьютерра-Онлайн", 1997-2021
При цитировании и использовании любых материалов ссылка на "Компьютерру" обязательна.