Куда идет мадам DRAM?

В последние годы новые классы микросхем DRAM появлялись, как грибы после дождя. Пользователю PC, как, впрочем, и инженеру-системотехнику, выдумывающему конструкцию с DRAM, стало трудно выбирать. Вот неполный список разновидностей DRAM: 3D-RAM, CDRAM, EDO RAM, ESDRAM, BEDO RAM, EDRAM, MDRAM, WRAM, SGRAM, SDRAM, DDR SDRAM, VC DRAM, FPM DRAM. (Расшифровка этих акронимов доступна на www.crucial.com/html/glossary.html.) В настоящее время главных участников рынка сильнее других привлекают наиболее быстрые микросхемы RDRAM и SLDRAM.

Так ли нужна быстрая память?

Вспомним историю. На картинке (рис. 1) в относительных единицах показаны графики роста пропускной способности DRAM и производительности центральных процессоров (CPU). Десять лет усилий разработчиков привели к стократному росту производительности процессоров. У основной памяти этот показатель увеличился только в 12 раз. Инженеры-системщики справляются с ситуацией, применяя технику кэширования [3]. Но это - частичный ответ, не снимающий проблему полностью. Кэш-память обслуживает только центральный процессор, а другие подсистемы компьютера тоже нуждаются в частых обращениях к основной памяти (раньше ее чаще называли оперативной памятью). Иногда кэш-память не спасает от простоев и сам процессор. Ведь его работа с памятью состоит преимущественно из чтения кода, заполняющего кэш-память. Вероятность попадания в кэш-память при обращении процессора к памяти очень высока. Но многозадачность операционных систем и обработка длинных данных провоцируют увеличение кэш-памяти (или использование более сложной иерархии памяти).

Похоже, что одним из главных рыночных мотивов интереса к быстрой основной памяти стало стремление дать PC дешевую, качественную графику. Архитектура систем с AGP (www.agpforum.org) позволила среди прочих решить важную проблему хранения текстур, динамически меняющих свой размер, - теперь эти данные хранятся в основной памяти.

Для обработки "живого" видео в PC нужна более быстрая основная память. Ее пропускная способность, как предсказывает компания Intel, к началу 1999 года достигнет 1,6 Гбайт/с. Тогда же появятся процессоры и схемы обрамления, нагружающие такой канал. Многие игроки на рынке оборудования связи также заинтересованы в рентабельной замене SRAM в системах, где использовалась статическая память (например, переключатели Fiber Channel).

Что же предпринимают изготовители памяти? Компании, выпускающие DRAM, всегда стремились увеличить объем матрицы хранения, поэтому скорее других переходили на новые проектные нормы и держались в технологическом авангарде. За последние десять лет информационная емкость микросхем DRAM значительно выросла, их число в вычислительных системах уменьшается (см. рис. 1). Например, в массовых видеокартах их всего два. Однако при возрастании объема памяти чипа до 64-4048 Мбайт возникают трудности эффективного управления схемой. Одно из препятствий - неприемлемое расширение адресной шины (если адреса передаются в параллельном виде). Здесь уже не удается обойтись совмещенной шиной для адреса столбцов и строк, так как некогда заниматься их мультиплексированием/демультиплексированием. Поэтому в архитектурах Rambus и SLDRAM планируется скоростная последовательная пакетная передача адресов. Передаются они по отдельным шинам: одна - для столбцового, другая - для строчного адреса.

Чтобы решить проблему повышения пропускной способности подсистемы памяти, в стандартах RDRAM и SLDRAM принимаются следующие меры:

• повышение тактовой частоты шины;
• увеличение разрядности шины данных, связывающей контроллер и чипы DRAM;
• конвейерная обработка.

В большинстве новых архитектур DRAM сохранены классические методы записи и считывания информации в матрицу ячеек (здесь - только о "почти готовых" рыночных продуктах, не будем говорить об экспериментальных образцах гигабитных DRAM, у которых ячейки памяти с четырьмя логическими состояниями - это своя большая и интересная тема). Изменения затрагивают главным образом периферию микросхем, организацию банков матрицы. Сильно меняется взгляд на устройство основной памяти. Она, особенно для стандартов Direct Rambus и SLDRAM, становится похожей на сложное конвейерное микропроцессорное устройство со скоростной шиной и специфическими уровнями сигналов.

Родители новых стандартов DRAM

Появилось несколько кандидатов на стандарт DRAM-архитектуры для ближайшего будущего: Base Rambus (или Base RDRAM), Concurrent Rambus, Direct Rambus от Rambus Inc. (www.rambus.com), SLDRAM от SLDRAM Consortium (www.sldram.com). Какой же станет главным в следующую пятилетку?

Таблица 1. Характеристики стандартов SLDRAM и Rambus.

Больше всего апологетов у SLDRAM и RDRAM (см. табл. 1), поэтому остановимся на этих стандартах подробнее.

Дешевый как SLDRAM

Несмотря на то что стандарт RDRAM технически перспективнее (см. табл. 1), память SLDRAM (SyncLink DRAM) [1] не сбрасывается со счетов. При оценке привлекательности предлагаемых DRAM-архитектур аналитики учитывают не только технические параметры, но и связанные с ними экономические соображения. Возглавляющий некоммерческий консорциум SLDRAM Фархад Табризи (Farhad Tabrizi), по совместительству управляющий маркетингом DRAM в Hyundai (?!), позиционирует SLDRAM как решение для PC с ценой менее 1000 долларов. Его главный аргумент заключается в том, что производители массовых персоналок сейчас не будут делать ощутимые отчисления (намек на Rambus) за использованную технологию памяти. В будущем - может быть, но сейчас, когда рынок дешевых PC не набрал еще объема, такое предположение кажется справедливым.

Смущает лишь одно: что-то уж долго не появляются SLDRAM-чипы. Первые микросхемы обещают показать только в начале осени, а продемонстрировать системы с ними - на "Comdex/Fall". Тут и до 1999 года рукой подать. Тогда начнут, по сообщениям производителей, выпускаться микросхемы Direct RDRAM. Если выпуск будет массовым, возможно, перед SLDRAM откроются пути для совершенствования.

Одним из козырей стандарта SLDRAM была и остается его бесплатность. Комплект документации стоит около 10000 долларов; для фирм-участников консорциума он бесплатен. Еще одна выгода участника - возможность использовать общие конструкторские наработки.

Таблица 2. Сторонники архитектур Rambus, SLDRAM (1.2.1998).

Источники: http://www.rambus.com/html/partners.html
http://www.sldram.com/Members/index.html

RDRAM

Небольшая фирма Rambus Inc. начала свой поход в будущее DRAM еще в 1992 году. Эта дизайнерско-маркетинговая команда специалистов поставила амбициозную задачу: продвинуть на рынок архитектуру DRAM с самыми высокими характеристиками [2]. В своих творческих поисках Rambus активно привлекает целые лаборатории заинтересованных компаний.

Кроме технических изысканий фирма культивирует активный маркетинг своих находок, что косвенно подтверждается простым экспериментом.

Можно воспользоваться поисковой машиной в Сети чтобы "независимо" оценить динамику популярности двух упомянутых стандартов DRAM за предыдущие пять лет. С помощью AltaVista легко подсчитать число ссылок на слово "Rambus" и на слово "SLDRAM". Как показал анализ, "улова" мусорных ссылок не было по причине редкости и однозначности этих слов. Но все же в ходе опыта я подстраховался с помощью Advanced Search, заполняя во всех прогонах поле Rank словом "DRAM".

Если проанализировать результаты по годам, то Rambus начиная с 1995 года почти в десять раз опережает SLDRAM. Например, AltaVista (в ночь на 2.02.98) нашла в своем прошлогоднем архиве 2048 ссылок на Rambus и только 211 ссылок на SLDRAM. Абсолютные количественные результаты эксперимента вряд ли представляют ценность. Но динамика и соотношение числа ссылок о чем-то говорят.

Успехом Rambus можно считать заключенное в 1995 году соглашение с компанией Intel. Ведущий производитель процессоров будет выпускать чипсеты, поддерживающие Rambus-интерфейс. Производители DRAM, подписавшиеся на стандарт Rambus, должны отчислять от своей прибыли определенный процент фирме-новатору. И если процент не маленький (по слухам от колумнистов "PC Magazine", он составляет 6 процентов), то при большой доле рынка микросхем RDRAM доходы Rambus могут быть довольно внушительными. (Компания Dataquest - www.dataquest.com - предсказывает, что в текущем году объем продаж микросхем DRAM составит 28 млрд. долларов, в 1999 году - 40 млрд. долларов и почти 70 млрд. долларов - в 2000 году.) Впрочем, и сегодняшняя динамика прибыли компании, о которой недавно поведала на своем сервере Rambus, впечатляет.

DRAM начинает умничать

Будущие DRAM - это не только микросхемы в нынешних стандартах Rambus или SLDRAM. Об этом говорят исследовательские проекты, представляемые на конференциях, и первые чипы-диковины. Изобретатели начинают предлагать варианты DRAM, отличающиеся "умной" периферией.

В технологиях Virtual Channel Memory и ActiveLink микросхемы способны обходиться с информацией интеллектуально. В первом стандарте каждая подсистема в компьютере имеет "свои" области в основной памяти, во втором - информация перед записью сжимается, а после чтения декомпрессируется. Кардинально к проблеме подходят в Калифорнийском университете в Беркли (iram.cs.berkeley.edu), где группа профессора Дэвида Паттерсона (David Patterson) третий год развивает тему IRAM (Intellectual Random Access Memory - "умных" DRAM), объединяющих DRAM и CPU. Все эти подходы не противоречат многим архитектурам DRAM, концептуально обогащают их и системы на их основе. Вполне жизнеспособна, как считают разработчики из NEC Electronics Inc. и Калифорнийского университета в Беркли, микросхема комбинированного типа (например, "умные" DRAM с модифицированными Rambus и SLDRAM).

Долой коммуналку!

Технология VCM (Virtual Channel Memory - память с виртуальными каналами) нравится специалистам новизной подхода. В пресс-релизе, подготовленном NEC Electronics, приводятся благожелательные отзывы главного аналитика из Verdande Group Стивена Прзьбыльского (Steven Przybylski), председателя комитета JEDEC RAM Дези Родена (Desi Rhoden) и менеджера программных проектов одного из отделений Intel Абида Ахмада (Abid Ahmad). Интересная особенность VCM - отсутствие необходимости в увеличении частоты шины основной памяти.

VCM была анонсирована компанией NEC Electronics (www.nec.com) на прошлогодней выставке "Comdex/Fall". Фирма определила новый протокол и схемные решения, разрешающие подсистемам, обращающимся к памяти, управлять виртуальными каналами (VC) - независимыми интерфейсными блоками DRAM. Любой прибор, скажем, L2-контроллер или графический процессор, должен иметь свой виртуальный канал. Каждый канал содержит статический буфер страниц. Прибор может читать или писать в буферы, копировать их или загружать из накопителя DRAM. Операционная система, распознающая архитектуру VCM, могла бы назначить и собственный виртуальный канал.

В современных системах доступ к памяти разных контроллеров, установленных на шине PCI, обычно чередуется в трудно предсказуемом порядке. Доступ к разным участкам основной памяти провоцируется и программными приложениями, разработанными с помощью модульных языков (типа С++), и многозадачными операционными системами. Поэтому микросхемы DRAM вынуждены работать c разными страницами. Эта задержка требуется для предзаряда битовых шин накопителя и передачи информации от ячеек памяти через усилители считывания к блоку ввода/вывода. Часто это приводит к значительному замедлению работы всей системы.

Виртуальный канал может отфильтровывать большинство пропусков страниц. Когда процесс обращается к каналу, он все еще находит SRAM-буфер страниц неизменным после последнего обращения к нему. Вставленные непосредственно в периферию DRAM, буферизированные контроллеры виртуального канала позволят уменьшить паузы в работе системы при обращении ее подсистем к разным страницам памяти.

Концепция VCM совершенно отличается от той, которая использовалась в CDRAM компании Mitsubishi (www.mitsubishichips.com) или ESDRAM компании Enhanced Memory Systems (www.csn.net/ramtron/enhanced). Те приборы используют SRAM как кэш, управляемый только схемой, размещенной внутри кристалла DRAM. Динамическая память фирмы NEC требует, чтобы контроллер памяти явно заказал все перемещения между SRAM-буферами и DRAM-массивом. Это позволит достаточно "умному" контроллеру полностью скрыть большинство тактов ожидания, выполняя перемещение данных, в то время как другие каналы используют буферы ввода/вывода. В результате DRAM улучшает производительность системы - без увеличения тактовой частоты работы шины.

NEC обещает поддержку производителям чипсетов. Чтобы сделать новую технологию более привлекательной, NEC планирует предлагать VCM всем заинтересованным фирмам без лицензий, проводимых через JEDEC (Joint Electron Device Engineering Council - www.eia.org/jedec/)

Зачем хранить лишнее?

Последняя архитектурная новинка ActiveLink от специалистов NEC нагрузила DRAM новыми функциями. Известно, насколько успешными на рынке оказались некоторые программы, резидентно выполняющие архивацию информации хранимой на винчестере. NEC предложила распространить архивацию и на основную память. Почему бы не сохранять в сжатом виде информацию в самих DRAM? Чтобы не загружать рутинной работой процессор, функция компрессии/декомпрессии возлагается на сам чип DRAM. В результате несколько расширилось обрамление кристалла (см. рис. 2), но зато не надо хранить лишнего! Налицо двойной выигрыш: нужна меньшая по количеству ячеек микросхема DRAM, и доступ к информации происходит быстрее, чем обычно.

В самом деле, если все больше информации в компьютерах имеет мультимедийную природу, то и алгоритм компрессии можно выбрать соответствующий. Как написано в пресс-релизе NEC, процессор будет иметь возможность управлять DRAM (например, для выбора алгоритма компрессии. - Предположение автора.) не только обычным образом через контроллер памяти, но и непосредственно. По утверждениям NEC, видеоданные сжимаются в изготовленном прототипном чипе ActiveLink (см. рис. 2) в четыре раза.

Получат ли новые технологии NEC поддержку у производителей DRAM? Сомнения на этот счет имеются: виртуальные каналы и компрессоры/декомпрессоры требуют внедрения в DRAM и в контроллеры динамической памяти (для VCM) дополнительной периферии. По оценкам специалистов, она может насчитывать несколько тысяч логических вентилей. Конечно, для нынешних DRAM и контроллеров - копейки, но площадь кристалла DRAM еще больше увеличится, что не приведет в восторг их изготовителей. Новшества от NEC, даже не найдя понимания в мире (хотя, как нам сообщили представители NEC, переговоры со многими фирмами-производителями интенсивно ведутся), способны поднять производительность собственных системных разработок. Благо фирма производит и DRAM, и микропроцессоры.

DRAM и CPU смогут жить на одном чипе

Главная идея IRAM (Intellectual Random Access Memory) - в размещении процессора и DRAM в одном чипе [6]. Почему это хорошо? Прежде всего потому, что писать и читать можно длинными словами (где-то в пределах 128-16384 бит - по выводам разработчиков из Беркли), обеспечивая очень высокую пропускную способность памяти. Раньше это было невозможно - все упиралось в неприемлемо большое число выводов микросхемы. Представим, что некто решил приспособить обычные чипы DRAM для широченной шины данных в основной памяти, чтобы достичь пропускной способности хотя бы 1,6 Гбайт/с. Число выводов у чипа, содержащего контроллер памяти, и сейчас составляет около 500. Дополнительное увеличение их числа на сотню-другую (для увеличения шины данных) сделает всю затею невыносимой для конструкторов.

Возможно, в будущем одной микросхемы DRAM для PC будет хватать. Если экстраполировать график зависимости числа чипов DRAM в основной памяти (см. рис. 1), то это случится уже в 2002-2004 году. Тогда городить огород с SIMM, DIMM и, может, даже RIMM будет неинтересно. Если технология не остановится, то идея совмещения CPU и DRAM на одном чипе станет очевидной. К этому сейчас идет техническая общественность под популярным лозунгом "System On Chip". Вдруг покупка Alpha 21264 компанией Samsung связана с одночипным CPU+DRAM? Это лохматое предположение извиняет то, что гибриды процессоров и динамической памяти на одном кристалле уже существуют не только на бумаге. Их выпускает ряд фирм, занятых современными связными, сенсорными технологиями [5], [6]. Но это уже другая тема.

Информация в Сети

1. Документы по стандарту SLDRAM можно найти на www.sldram.com
2. Документы по стандартам Rambus можно найти на www.rambus.com
3. Очерк по истории иерархической организации памяти HTTP.CS.Berkeley.EDU/~darcy/IRAM/ compcache/discussion/discussion.html# sampleshilfingerucbtr1988
4. Анализ экономичных технологических решений в микропроцессорах и микросхемах памяти infopad.eecs.berkeley.edu/~hbowers/project2.html
5. Встроенные системы www.cs.berkeley.edu/~rmartin/iramproj2/ proj2.html, infopad.EECS.Berkeley.EDU/CIC/embed/local
6. Источники по IRAM: iram.cs.berkeley.edu/publications.html