Архивы: по дате | по разделам | по авторам

Первый чип, изготовленный по технологии 65 нм

Архив
автор: Александр Карабуто   22.12.2003

Корпорация Intel сообщила еще одну поразительную новость: изготовлена первая в мире микросхема с использованием техпроцесса 65 нм.

24 ноября корпорация Intel сообщила еще одну поразительную новость: изготовлена первая в мире микросхема с использованием техпроцесса 65 нм. Ею оказалась полнофункциональная статическая память (SRAM) объемом 4 Мбит с шеститранзисторной ячейкой площадью лишь 0,57 кв. мкм (или 0,1 кв. мкм на один транзистор).

Случилось это спустя всего двадцать месяцев с момента появления первых 90-нанометровых чипов SRAM с площадью ячейки 1 кв. мкм. Intel соблюдает свой же график последних лет: на двукратное увеличение плотности упаковки транзисторов на кристалле требуется в среднем два года (до начала девяностых годов прошлого века на это уходило три года).

Освоение 65-нанометровой технологии позволит разместить до 10 млн. транзисторов на одном квадратном миллиметре, то есть, например, 2-мегабайтный кэш процессора (более 100 млн. транзисторов!) теоретически сможет занимать всего 10 кв. мм (реально раза в два больше). Заметим, что в Pentium 4 Extreme Edition, изготавливаемом по 0,13-микронной технологии, на кэш того же объема отводится вдесятеро большая площадь, а в грядущем 90-нанометровом Pentium M на ядре Dothan двухмегабайтный кэш «съедает» около 50 кв. мм.

 Таким образом, техпроцесс 65 нм с именем P1264, первые серийные процессоры на котором (видимо, на ядре Tejas) должны появиться в 2005 году, уже обрел свое воплощение в «железе». Как и его предшественник — 90-нанометровый P1262, — он будет использовать технологию напряженного кремния, 300-миллиметровые пластины, диоксид кремния в качестве подзатворного диэлектрика (правда, толщина слоя уменьшится с 1,2 нм для P1262 до 0,8 нм для P1264, см. фото), а также медные межсоединения с использованием low-k-диэлектрика (восемь слоев межсоединений вместо нынешних семи). Последнее обеспечивает дополнительную гибкость при компоновке транзисторов на кристалле и позволяет повысить плотность упаковки элементов и быстродействие микросхемы (за счет уменьшения паразитных емкостей и укорочения путей электрических сигналов). Длина затвора транзисторов, изготовленных по процессу 65 нм, равна всего 30-35 нм.

Кроме компактности, новая ячейка памяти обладает улучшенными статическими электрическими характеристиками (меньшими шумами, см. график). О быстродействии ячейки сотрудники корпорации пока умалчивают.

 Интересно, что для перехода на 65 нм почти не потребовалось менять технологическое оборудование — реализовать этот техпроцесс оказалось возможным, используя ту же самую ультрафиолетовую фотолитографию с длиной волны 193 нм, которая сейчас используется для серийного производства 90-нанометровых кристаллов.

Как сказал по этому поводу Марк Бор, директор по технологической архитектуре и интеграции Intel, ту же длину волны (193 нм) корпорация будет использовать и для техпроцесса 45 нм, в котором будут применяться новые материалы для транзисторов (см. «пустое место» на графике в районе 2007 года), тогда как для освоения техпроцесса 32 нм (P1268) к 2009 году понадобится совершенно новая литография EUV (Extreme UltraViolet) с длиной волны всего 13 нм, маски для которой сотрудники Intel уже демонстрировали в начале этого года (см., например, обзор будущих технологий нанолитографии в статье www.terralab.ru/system/24500).

 При разработке техпроцесса 65 нм (заметим, что длина волны при литографии втрое больше размера объекта, получаемого на пластине) ключевую роль сыграла технология усовершенствованных литографических масок. На рисунке схематично показан способ формирования на поверхности пластины рисунка с размерами, меньшими длины волны излучения.

 Однако не все так просто — здесь требуются, во-первых, маски с оптической коррекцией создаваемого рисунка (OPC или Optical Proximity Correction), где сложная форма маски используется для исправления последствий естественной дифракции света на краях.

 А во-вторых, необходимы фазосдвигающие маски (см. рисунок), которые позволяют создавать линии толщиной менее 40 нм при помощи 193-нанометрового излучения.

 65-нанометровый техпроцесс были разработаны на опытной фабрике в Хиллсборо (там же были изготовлены и первые микросхемы с его помощью), которая обладает самой большой среди производств Intel «чистой комнатой» площадью более 16 тыс. кв. м.

 Все эти достижения корпорации, безусловно, не только двигают вперед индустрию, но и повышают имидж Intel как технологического лидера, если бы не одно «но»: покупатели уже заждались обещанных осенью этого года 90-нанометровых процессоров Dothan и Prescott. Не исключено, что, играя технологическими мускулами, корпорация просто хочет отвлечь внимание от этой задержки.

Поделиться
Поделиться
Tweet
Google
 
© ООО "Компьютерра-Онлайн", 1997-2018
При цитировании и использовании любых материалов ссылка на "Компьютерру" обязательна.